#### KPA XML 문서



### KOREAN PATENT ABSTRACTS

(11)Publication

1020000060693 A

number:

(43)Date of publication of application:

16.10.2000

(21)Application number: 1019990009232

(71)Applicant:

HYUNDAI MICRO ELECTRONICS CO., LTD.

(22)Date of filing:

18.03.1999

(72)Inventor:

MIN, EUNG HWAN

(51)Int. Cl

H01L 21/334

(54) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

(57) Abstract:

PURPOSE: A semiconductor device is provided to improve a device characteristic by burying a gate electrode in the surface of a semiconductor substrate.

CONSTITUTION: A semiconductor device comprises an isolation layer, a gate first trench and a gate second trench, a gate oxidation layer, a gate electrode(34) and a source/drain region. The isolation layer is buried in an isolation region of a semiconductor substrate to isolate active regions.

The gate first trench is formed in the surface of the active region isolated by the isolation layer, of which a section is a square type. The gate second trench is formed near the gate first trench, of which a section is a circle type. The gate oxidation layer is formed on the surface of the gate first and second trenches. The gate electrode is buried in the gate first and second trenches having the gate oxidation layer. The source/drain region is insulated from the gate electrode by the gate oxidation layer and is formed in the surface of the semiconductor substrate on both sides of the gate electrode.

3

COPYRIGHT 2001 KIPO

Legal Status Date of final disposal of an application (20001020) Patent registration number (1002824520000) Date of registration (20001128)

# 【공개특허 제2000-60693호(2000.10.16) 1부.】

學2000-0060693

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI.		(11) 공개번호 (43) 공개일자	5000년10홍16일 등200년10홍16일
HOIL 21/334			
(21) 출원번호	10-1999-0009232 1999년03월 18일		
(22) 출원일자		710140	
(71) 출원인	현대반도체 주식회사	김영환	
<b>,, _</b>	충청북도 청주시 흥덕구	그 항정등 1번지	
(72) 발명자	민응환		
	경기도의정부시신곡동된	<b>受けりかり 101-906</b>	
(74) 대리인	강용복, 김용민		
실시경구 : 있을			
	301 TH T HUH!		

# (54) 반도체 소자 및 그의 제조 방법

#### . £97

보 발명은 게이트 전국을 가판 표면내에 매립 형성하여 소자 특성을 개선하는데 적당하도록한 반도체 소 자 및 그의 제조 방법에 관한 것으로,그 구조는 반도체 기판의 소자 격리 영역에 매립 형성되어 액티브 영역들을 격리하는 소자 격리총; 상기 소자 격리총에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성 사각 형태로 구성되는 게이트 제 1 트렌치 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성 되는 게이트 제 2 트렌치; 상기 게이로 제 1.2 트렌치의 표면에 형성되는 게이트 산화막; 상기 게이트 산 화막이 형성된 게이트 제 1.2 트렌치내에 매립 형성되는 게이트 전국; 게이트 산화막에 의해 게이트 전국 과 절연되어 게이트 전국의 양측 반도체 기판 표면내에 형성되는 소오스/드레인 영역을 포함하여 구성된 다.

#### 1145

£2;

MOIDE

개이트 전국

#### gaa

#### 도비의 강단량 설명

도 la내지 도 1h는 증래 기술의 반도체 소자의 제조 방법을 나타낸 공정 단면도 도 2a내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도 도면의 주요부분에 대한 부호의 설명

21. 반도체 기판

- 22. 패드 산화막
- 23. 제 1 나이트라이드총
- 24. 포토레지스트층

25. 트렌치

- 26. 접면 물질총
- 27. 소자 격리총

- 28. 버퍼 산화막
- 29. 제 2 나이트라이츔
- 30. 게이트 제 1 트렌치
- 29. 제 2 나이트라이총 31. 게이트 제 1 트렌치 촉벽
- 32. 게이트 제 2 트렌치
- 33. 게이트 산화막

34. 게이트 전국

35. 절연총

- 36. 저농도 불순물 명역
- 37. 고농도 불순물 영역

#### 발명의 상세환 설명

#### 보명의 목적

#### 世界OI 今夜七 기술 架 그 足够의 苦甜기술

\_\_ . . . -. -- --

본 발명은 반도체 소자에 관한 것으로, 특히 게이트 전국을 기판 표면내에 매림 행성하며 소자 특성을 개 선하는데 적당하도록한 반도체 소자 및 그약 제조 방법에 관한 것이다.

미하, 첨부된 도면을 참고하며 증래 기술의 반도체 소자 및 그의 제조 방법에 관하며 설명하면 다음과 같

도 Talk자 도 Th는 중래 기술의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다. 먼저, 도 TalkN 401 로이 바드웨 기계(101) 제공의 기교 먼저, 도 1a에서와 같이, 반도체 기판(1)의 전면에 패드 산화막(2),나아트라아드총(3)을 차례로 형성한 다. 그리고 상기 나이트라이드총(3)상에 포토레자스트(4)를 도포한다.

이어, 도 1b에서와 같이, 나이트라이드총(3)상에 형성된 포토레지스트(4)총을 선택적으로 선택적으로 패 터닝하여 액티브 영역상에만 남도록 한다.

그리고 도 lc에서와 같이, 상기 패터닝되어진 포토레지스트층(4a)을 마스크로하며 노출된 나미트라이드층(3),패드 산화막(2)을 선택적으로 식각한다.

이어, 상기 포토레지스트총(4a)을 제거하고 패턴닝되어진 나이트라이드총(3a),패도 산화막(2a)을 마스크로하며 노출된 반도체 기판(1)의 소자 격리 영역을 식각하여 트렌치(5)를 형성한다.

이어, 도 1세세서와 같이, 상기 트렌치(5)를 포함하는 전면에 절면 큡집총(6)을 형성한다.

그리고 도 1e에서와 같이, 삼기 절면 물질을(6)을 트렌치(5) 상부 높癿까지 CMP(Chemical Mechanical Polishing)공정으로 평탄화하여 소자 격리용(7)을 형성한다.

소자 격리층(7)은 반도체 기판(1)의 상부면과 동일높이로 형성된다.

그리고 도 1f에서와 같이, 상기 소자 격리층(7)이 형성된 반도체 기판(1)의 전면에 게이트 산화막(8)출 형성하고 게이트 산화막(8)상에 게이트 형성용 물질 즉, 폴리 실리콘증(9)을 중착한다.

이어, 상기 폴리 실리콘총(9)상에 고읍점 금속총 예를들면,텅스텐 등의 금속을 중착하고 실리사미도화 공 정을 진행하여 텀스텐 실리사미도총(10)을 형성한다.

그리고 상기 텅스텐 실러사이드총(1D)상에 HLD(High Temperature Low Pressure Deposition)총(11), 캡 나 이트라이드총(12)을 차례로 중적한다.

이며, 도 1g에서와 같이, 상기 게이트 산화막(8)상에 적흥 형성된 불잘충물을 선택적으로 식각하며 게이 트 전국(13)을 형성하고 소오스/드레인을 형성하기 위한 저동도 불순물을 주입한다.

그리고 도 1h에서와 같이, 전면에 촉벽 형성 물질층 예를풀면, 질화막을 증착하고 에치백하여 게이트 전 국(13)의 촉면에만 남도록하여 게이트 측병(15)을 형성한다.

미터, 상기 게이트 축벽(15)을 포함하는 게이트 전국(13)을 마스크로하며 LDD(Lightly Doped Brain) 영역을 형성하기 위한 고농도 불순물을 추입하며 조오스/드레인 영역(15)을 형성한다.

교 등 80기 기는 고등도 모든으로 가입되는 기계 보고 있다. 그 채널 영역이 게이트 하측에 평면적으로 구성되어요 같은 공정으로 형성된 증래 기술의 반도체 소자는 그 채널 영역이 게이트 하측에 평면적으로 구성되어 소자의 고집적화에 따른 선폭 축소에 의해 숏 채널 효과 및 편치 드로우 현상 등에 의한 영향을 배제할 수 없다.

## 世間的 的导卫不动士 기全司 亚苯

미와 같은 종래 기술의 반도체 소자는 다음과 같은 문제가 있다.

소자의 채널 영역이 게이트 전국 하욕에 평면적으로 구성되어 소자의 고집적화에 따라 게이트 선폭이 혹소되면서 그에 따라 채널 영역 역시 축소되어 숏 채널 효과 및 편치 드로우 현상 등에 의한 영향을 많이 받아 소자의 특성이 저하된다.

또한, 게이트 선폭의 축소를 포함하는 소자의 미세화는 축속되는 비투라인 콘택 공정에서의 콘택 마진을 줄여 공정의 용이성 확보 및 재헌성 확보를 어렵게한다.

본 발명은 미와 같은 중래 거술의 반도체 소자의 문제를 해결하기 위하며 만출한 것으로, 게이트 전국을 기판 표면내에 때립 형성하여 소자 특성을 개선하는데 적당하도록한 반도체 소자 및 그의 제조 방법을 제 공하는데 그 목적이 있다.

#### 발명의 구성 및 작용

파명의 구경 및 작동

게이트 전국을 기판 표면내에 매립 형성하여 소자 특성을 개선하는데 적당하도록한 본 발명에 따른 반도 제소자는 반도체 기판의 소자 격리 영역에 매립 형성되어 액티브 영역들을 격리하는 소자 격리층; 상기체 소자는 반도체 기판의 소자 격리층 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트랜소자 격리층에 의해 격리되는 액티브 영역의 표면내에 그 단면이 다원 형태로 구성되는 게이트 제 2 트렌치; 상기 게이트 치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치; 상기 게이트 치, 2 트렌치의 표면에 형성되는 게이트 산화막; 상기 게이트 산화막이 형성된 게이트 제 1,2 트렌치내에 매립 형성되는 게이트 전국: 게이트 산화막에 의해 게이트 전국과 젊면되어 게이트 전국의 양축 반도에 매립 형성되는 게이트 전국: 게이트 산화막에 의해 게이트 전국과 젊면되어 게이트 전국의 양축 반도에 개판 표면내에 형성되는 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 하고, 본 발명에 따체 기판 표면내에 형성되는 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 하고, 본 발명에 따치 기판의 소자의 제조 방법은 반도체 기판의 소자 격리 형역에 소자 격리층을 형성하여 액티브 명역을 반도체 소자의 제조 방법은 반도체 기판의 소면에 버패 산화막,나이트라이드층을 형성하고 선택적으로 식각하는 공정; 상기 패터남된 나이트라이드층을 마스크로하여 노출된 반도체 기판을 일점 같이 식각하여 게이트 제 1 트렌치를 형성하는 공정; 상기 게이트 제 1 트렌치의 측면에 게이트 제 1 트렌치 기판을 형성하고 노출된 반도체 기판을 식각하여 게이트 제 2 트렌치를 형성하는 공정; 상기 게이트 제

독 2000-0060693

1,2 트렌치의 표면에 게이트 산화막을 형성하고 게이트 제 1,2 트렌치를 완전 때립하도록 게이트 형성 물 집용을 증착하고 평란화하여 게이트 전국을 형성하는 경정: 전면에 절면용을 형성하고 게이트 전국의 양 측 반도체 기판의 표면내에 저농도 물순물 영역을 제 1 깊이로 형성하고, 다시 고농도 불순결을 주입하며 제 2 깊이로 고농도 불순물 영역을 형성하는 공정을 포함하며 미루어지는 것을 목징으로 한다.

미하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.

도 2atH자 도 2i는 본 발명에 따른 반도체 소자의 제초 방법을 나타낸 공정 단면도이다.

본 발명은 반도체 소자는 STI(Shallow Trench Isolation)공정으로 소자 격리총을 형성하고, 액티브 영역 을 습식각으로 식각하여 트렌치를 형성하고 트렌치를 매립하여 게이트 전국을 형성하여 체널 영역을 넓히 든 것에 관한 것이다.

그 구조는 먼저, 반도채 기판(21)과, 반도체 기판(21)의 소자 격리 영역에 매립 형성되어 액티브 영역들을 격리하는 소자 격리총(27)과, 상기 소자 격리총(27)에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치(30) 게이트 제 1 트렌치(30)에 접하며 그 단면이 타원 형태 그 구성되는 게이트 제 2 트렌치(32)와, 상기 게이트 제 1,2 트렌치(30)(32)의 표면에 형성되는 게이트 전 구성되는 게이트 전 2 트렌치(32)와, 상기 게이트 전 34)과, 상기 게이트 산화막이 형성된 게이트 제 1,2 트렌치(30)(32)내에 매립 형성되는 게이트 전 극(34)과, 게이트 산화막(33)에 의해 게이트 전극(34)과 끌면되어 게여트 전극(34) 양촉 반도체 기판(21) 표면내에 형성되는 소오스/드래인 영역(36)(37)을 포함하여 구성된다.

이때, 소오스/드레인 영역(36)(37)은 게이트 전국(34)의 하부층에 오버랩된다.

그리고 게이트 제 1 트렌치(30)는 반도체 기판(21) 표면부터 일정 깊이로 형성되고 게이트 제 2 트렌치(32)는 게이트 제 1 트렌치(30)의 하단부에 연속되어 그보다 더 깊게 형성된다.

그리고 게이트 제 2 트렌치(32)는 게이트 제 1 트렌치(30) 보다 너비가 더 크게 형성된다. 이는 소자의 채널 영역을 효율적으로 중대시키기 위한 것이다.

이와 같은 구조를 갖는 본 밥명에 따른 반도체 소자의 제조 공정은 다음과 같다.

먼저, 도 2a에서와 같이, 반도체 기판(21)의 전면에 패드 산화막(22),나이트라이도츻(23)을 차례로 형성 하다.

그리고 상기 나이토라이드층(23)상에 포토레지스트(24)를 도포한다.

이어, 도 2b에서와 같이, 나이트라이드층(23)상에 형성된 포토레지스트(24)층을 선택적으로 선택적으로 패터님하며 액티브 명역상에만 남도록 한다.

그리고 도 2c에서와 같이, 상기 패턴님되어진 포토레지스트총(24a)을 마스크로하여 노출된 나이트라이드총(23).패드 산화막(22)을 선택적으로 식각한다.

이머, 상기 포토레지스트총(246)을 제거하고 패터닝되어진 나이트라이드총(236), 패드 산화막(226)을 마 스크로하여 노출된 반도체 기판(21)의 소자 격리 영역을 식각하며 트렌치(25)를 형성한다.

그리고 도 26에서와 같이, 상기 트렌치(25)를 포함하는 전면에 절면 물질층(26)을 형성한다.

이어, 도 2e에서와 같이, 상기 철면 물질층(26)을 트랜치(25) 상부 높이까지 CMP(Chemical Mechanical Polishins)공정으로 평탄화하여 소자 격리층(27)을 형성한다.

소자 격리층(27)은 반도체 기판(21)의 상부면과 동일높이로 형성된다.

그리고 도 21에서와 같이, 소자 격리층(27)이 형성된 반도체 기판(21)의 전면에 버퍼 산화막(28)를 형성 한다.

이어, 버퍼 산화막(28)상에 제 2 나이트라이드총(29)을 형성하고 도 29에서와 같아, 별도의 마스크 제작 없이 FB 마스크를 그대로 사용하여 상기 제 2 나이트라이드총(29), 버퍼 산화막(28)을 선택적으로 제거한다.

그리고 상기 패터닝된 제 2 나이트라이드총(23)을 마스크로하여 노출된 반도체 기판(21)을 건식 식각 공 정으로 밀정 깊이 식각하여 게이트 제 1 트렌치(30)를 형성한다.

이어, 게이트 제 1 트렌처(30)의 촉면에 게이트 제 1 트렌치 촉벽(31)을 형성한다.

여기서, 흑벽 형성 물질은 산화막을 사용한다.

그리고 도 2h에서와 말이, 노출된 반도체 기판(21)을 습식 식각 공정으로 삭각하여 게이트 제 2 트렌치(32)를 형성한다.

이어, 노출된 게이트 제 2 트렌치(32)의 표면에 열산화 공정으로 게이트 산화막(33)을 형성한다.

게이트 산화막(33)을 형성한후에 소자의 문턱 전압을 조절하기 위한 미본 주입을 심시한다.

그리고 도 2i에서와 같이, CVD(Chemical Vapour Deposition) 공정으로 게이트 제 1,2 트렌치(30)(32)룹 완전 매립하도록 게이트 형성 물질총 메클들면, 폴리십리콘총을 중착하고 평탄화하며 게이트 전국(34)율

이어, 전면에 절면총(35)을 형성하고 게이트 전극(34)의 양촉 반도체 기판(21)의 표면내에 저농도 불순물 영역(35)을 제 1 깊이로 형성하고, 다시 고농도 불순물을 주입하여 제 2 깊이로 고농도 불순물 영역(37) 을 형성한다.

여기서, 저,고농도 불순물 영역(36)(37)은 소오스/드레인 영역이고 제 1 깊이는 제 2 깊이보다 그 깊이가

墨 2000-0060693

크다.

이와 같은 본 발명에 따른 반도체 소자 및 제조 방법은 게이트 전국(34)룝 반도체 기판(21)의 표면내에 매립하며 형성하여 채널 명역 크기룝 효율적으로 증가시킬수 있다.

#### 医原 经股型

본 발명에 따른 반도체 소자 및 그의 제조 방법은 다음과 같은 효과가 있다.

게이트 전국이 반도체 기판의 표면내에 타원 형태로 형성되어 소자의 채널 영역이 충분히 확보된다.

이는 소자의 고집적화에 따른 채널 영역의 촉소를 막아 수 채널 효과 및 편치 드로우 현상 등의 발생을 억제하여 소자의 특성을 향상시키는 효과가 있다.

또한, 게이트 전국이 매립되어 있어 스텝커버리지 측면에서 유리하며 후속되는 공정을 용이하게 한다.

미는 별도의 평탄화용 형성 공정을 생략할 수 있게하며 공정을 단순화하고 게이트 전국과 소오스/드레인 영역을 오버랩되게 형성할 수 있더 비트라인 콘택 공정에서의 콘택 마진을 높며 공정의 용이성 확보 및 재현성 확보에 유리하다.

#### (57) 경구의 범위

형구항 1. 반도체 기판의 소자 격리 영역에 매립 형성되어 액티브 영역물을 격리하는 소자 격리총; 상기 소자 격리송에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트랜치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치;

상기 게이트 제 1.2 트렌치의 표면에 협성되는 게이트 산화막;

상기 게이트 산화막이 형성된 게이트 제 1.2 트렌치내에 매립 형성되는 게이트 전국;

게이트 상화막에 의해 게이트 전국과 젊면되어 게이트 전국의 양촉 반도체 기판 표면내에 형성되는 소오 스/드레인 영역을 포함하며 구성되는 것을 특징으로 하는 반도체 소자.

청구**항 2.** 쟤 1 항에 있어서, 소오스/드레인 영역은 게이트 제 2 트랜치에 형성된 게이트 전국총에 오 버럽되는 것을 특징으로 하는 반도체 소자.

**청구항 3. 반도체 기판의 소자 격리 영역에 소자 격리층을 형성하며 액티브 영역을 정의하는 공정:** 

소자 격리층이 형성된 반도체 기판의 전면에 버퍼 산화막,나이트라이드층을 형성하고 선택적으로 식각하

상기 頭터닝된 나이트라이드총을 마스크로하며 노출된 반도체 기판을 일정 깊이 식각하여 게이트 제 1 트 렌치를 형성하는 공정:

상기 게이트 제 1 트렌치의 측면에 게이트 제 1 트렌치 측벽을 형성하고 노출된 반도체 기관을 식각하며 게이트 제 2 트랜치를 형성하는 공정;

상기 게이트 제 1.2 트랜치의 표면에 게이트 산화막을 형성하고 게이트 제 1.2 트랜치를 완전 메립하도록 게이트 형성 물질총을 중착하고 평탄화하여 게이트 전국을 형성하는 공정;


전면에 절면총을 형성하고 게이트 전국의 양쪽 반도체 기판의 표면내에 저농도 불순물 영역을 제 1 깊이 로 형성하고, 다시 고봉도 불순물을 주입하여 제 2 길이로 고농도 불순물 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법

제 3 항에 있어서, 게이트 제 1 트렌치를 건식 식각 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.


청구<mark>한 5. 제 3 항에 있어서, 게이트 제 2 트</mark>렌치물 노출된 반도체 기관者 습식 식각 공정으로 식각하며 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.

⊊₽/

星图和




**록2000-0060693** 




목 2000-0060693


丘凹板




互进场




*도图*為



£0126




看 2000-0060693



母 2000-0060693

<del>도</del>四为



*도型*28

